PATENT ABSTRACTS OF JAPAN

(11)Publication number:

C.....

06-149714

(43) Date of publication of application: 31.05.1994

(51)Int.CI.

G06F 13/12

(21)Application number: 04-319487

(71)Applicant: NEC CORP

(22)Date of filing:

04.11.1992


(72)Inventor: ITO KOICHI

(54) INPUT/OUTPUT CONTROL SYSTEM

(57)Abstract:

PURPOSE: To connect a high-speed input/output device which exceeds the performance of a memory bus to a low-speed, inexpensive processor system without modifying software at all.,

CONSTITUTION: An input/output processor 4 operates with a high speed clock through a memory bus 100 so as to control DMA to the high speed input/output device and is connected to a main storage device 3 through a high-speed interface 101. When a central processor 1 activates an actuation indication signal line 102 to indicates the start of a channel program to the input/output processor 4, the input/output processor 4 executes the channel program written in the main storage device 3. The input/output processor 4 executes the program to write data read out of magnetic disk devices 6a-6d in the main storage device 3 through an input/output controller 5a. The input/output processor 4 activates an end interruption signal line 103 once data transfer is completed to interrupt the central processor 1.



LEGAL STATUS

[Date of request for examination]

04.11.1992

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2017149

[Date of registration]

19.02.1996

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出類公開

特開平6-

(43)公開日 平成6年(

(51)Int.CL5

澳別記号

庁内整理番号

FI

G06F 13/12

3 1 0 B 8133-5B

審査請求 有 請求項の数

号咎頗出(13)

(22)出題日

特期平4-319487

平成 4年(1992)11月 4日

(71)出願人 000004237

日本電気株式会社

泉京都港区芝五丁目7番1号

(72)発明者 伊藤 幸一

東京都港区芝五丁目?番1号

式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54)【発明の名称】 入出力制御システム

(57)【要約】

【目的】 ソフトウェアに何等変更を加えることなく、 低速・安価なプロセッサンステムにメモリバスの性能を 越える高速な入出力装置を接続可能とする。

【構成】 入出力処理装置4は高速な入出力装置とのDMAを制御するために、メモリバス100より高速なクロックで動作し、高速なインタフェース101によって主記憶装置3に接続されている。中央処理装置1が起動指示信号線102を活性化して入出力処理装置4にチャネルブログラムの開始を指示すると 入出力処理装置4



(2)

特闘平 6 -

【特許請求の範囲】

【請求項1】 中央処理装置と、入出力処理装置と、前 記入出力処理装置に接続された複数の入出力制御装置 と、前記復数の入出力制御装置各々に接続された複数の 入出力装置と、主記憶装置とを含むデータ処理システム の入出力制御システムであって、前記中央処理装置と前 記主記憶装置とを接続する低速な共通バスと、前記入出 力処理装置と前記主記憶装置とを接続する高速なインタ フェース手段と、前記中央処理装置に設けられ、前記主 記憶装置と前記入出力装置との間のデータ転送を制御す るチャネルプログラムを前記主記機装置に書込む手段 と、前記中央処理装置に設けられ、前記主記憶装置に書 込まれた前記チャネルプログラムの実行を前記入出力処 **運装置に指示する手段と、前記入出力処理装置に設ける** . れ、前記中央処理装置からの指示に応答して前記主記憶 装置に書込まれた前記チャネルプログラムを読出して実 行する手段と、前記入出力処理装置に設けられ、前記チ ャネルプログラムの案行によって前記主記憶装置と前記 入出力装置との間のデータ転送が終了したことを前記中 央処理装置に通知する手段とを有することを特徴とする。 入出力制御システム。

1

【請求項2】 前記入出力処理装置に設けられ、前記中央処理装置からの指示を内部クロックに同期化する手段と、前記中央処理装置に設けられ、前記入出力処理装置からの通知を内部クロックに同期化する手段とを有することを特徴とする請求項1記載の入出力制御システム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は入出力制御システムに関 【発明が解決しようとする課題】上述し し、特に低速の中央処理サブシステムに高速の入出力装 30 は以下に述べるような問題点がある。す 置を接続する場合の入出力制御方法に関する。 理性能の高い中央処理装置を使用してバ

[0002]

【従来の技術】従来、データ処理システムを構築する場合、通常、演算処理系の性能と入出力系の性能とのバランスを考慮した構成となるように構築している。例えば、図2に示すように、中央処理装置1と、主記憶装置2、3と、入出力処理装置11とがメモリバス100に接続される場合。入出力装置(図示せず)は入出力制御装置12a~12cを介して入出力処理装置11に接続されている。

うととができない。例えば、バス転送能のシステムに6MB/Sの転送能力を得えり装置と半導体ディスク制御装置とを不可能である。

【①①①5】つまり、演算処理系の性能が、高速で大容量の入出力装置(例えば装置や半導体ディスク装置)を接続したの条件から演算処理系の性能を上げるとうなデータ処理システム(例えば、中央コレータを用いた開発評価システム)で高速な入出力装置を接続したい場合が生る。

【0006】とのような場合、従来の教悟で演算処理性能の高い中央処理装置をバス100の性能を上げるという方法でも力装置と主記憶装置3との間に大容量りをおき、バッファメモリと入出力を置るといったように2段階に分けて処理するといったように2段階に分けて処理するといる。あるいは、演算処理系の性能に対する装置を接続するといった方式があるいは、特公昭61-34181れた技術や特開昭62-43745号でれた技術が知られている。

[0008]

【発明が解決しようとする課題】上述し は以下に述べるような問題点がある。す 理性能の高い中央処理装置を使用してい る場合、システム全体の価格の増加や大 システム全体では中央処理装置を高速化 ほとんど享受できない。

【0009】また、入出力装置と主記憶容量のバッファメモリを設けて処理性能合。ハードウェアが増えて制御が複雑に性能は満足できても、DMAに伴う入出ーバヘッド(コマンドチェイン処理など40 い。そのため、コマンド処理時間に性能

http://www4.ipdl.ncipi.go.jp/NSAPITMP/web237/20050526234638127072.gif

5/26/05

2

(3)

特闘平6-

4

置を接続することができる入出力制御システムの提供に ある。

3

[0012]

【課題を解決するための手段】本発明による入出力制御 システムは、中央処理装置と、入出力処理装置と、前記 入出力処理装置に接続された複数の入出力制御装置と、 前記複数の入出力制御装置各々に接続された複数の入出 力装置と、主記憶装置とを含むデータ処理システムの入 出力制御システムであって、前記中央処理装置と前記主 記憶装置とを接続する低速な共通バスと、前記入出力処 10 理装置と前記主記憶装置とを接続する高速なインタフェ ース手段と、前記中央処理装置に設けられ、前記主記憶 装置と前記入出力装置との間のデータ転送を制御するチ ャネルプログラムを前記主記憶装置に書込む手段と、前 記中央処理装置に設けられ、前記主記憶装置に書込まれ た前記チャネルプログラムの実行を前記入出力処理装置 に指示する手段と、前記入出力処理装置に設けられ、前 記中央処理装置からの指示に応答して前記主記憶装置に 書込まれた前記チャネルブログラムを読出して実行する。 手段と、前記入出力処理装置に設けられ、前記チャネル 20 プログラムの実行によって前記主記憶装置と前記入出力。 装置との間のデータ転送が終了したことを前記中央処理 装置に通知する手段とを備えている。

[0013]

【実施例】次に、本発明の一実施例について図面を参照 して説明する。

【0015】とれら主記憶装置2、3に対するアドレスの割付けは夫々装置内にあるスイッチを設定することで決定される。また、主記憶装置2、3は各々4バンク構成となっており、4WAYのインタリーブが可能である。

【①①16】上記の中央処理装置1及び半記憶装置2。

(例えばリクエスト線、コマンド線。ラ をドライブする。

【0018】主記継接置2、3はリクエススを10018】主記継接置2、3はリクエススをアクレスでアイクアドレスをそこを変更のインを表示がライトアアである。 またのアドレスが自接を対したでは、3はティーをできる。 またのようなでは、では、またのでは、またのアドレスができる。 3はティーのでは、では、またのアドレスができます。 3はディーでは、またのアドロは、またのアドロは、またのアドロは、またのアドロは、またのアドロは、またのアドロは、またのでは、またいでは、またのでは、またいでは、また

【0020】入出力処理装置4の配下に 1/0インタフェースによって入出力制 でが接続されている。入出力制御装置5 接続される入出力装置には磁気ディスク クのような高速な装置や、磁気テープ結 などの低速な装置の両方が含まれている はディスク装置で4.5~9MB/S. 00~1250KB/S程度である。

【0021】図1においては、入出方制 下に磁気ディスク装置6a~6 aが接続 御装置5 bの配下に磁気テーフ装置7 a れ 入出力制御装置5 cの配下に表示装 30 ールなどの入力装置8 b ブリンタ9 スク10が接続されている。

【0022】入出力処理装置4は高速なDMAを制御するため、メモリバス100nsのクロックで動作する。入出力処DMAデータバス(図示せず)は4バイ処理装置4としての転送能力は80MBス

【0023】また、入出力処理装置4は ェース101によって主記憶装置3に接 40 インタフェース101は入出力処理装置

(4)

特関平6-

置4へのチャネルプログラムの起動を指示する信号線であり、終了割り込み信号線103はチャネルプログラムの実行が完了したことを入出力処理装置4から中央処理装置1に通知する信号線である。これら起動指示信号線102及び終了割り込み信号線103はいずれも受信側装置で内部クロックに同期化した上で各装置のプロセッサによって参照される。

【①①25】との図1を用いて本発明の一実施例の動作について説明する。中央処理装置1で走行するOS(オペレーティングシステム)はユーザプログラムから遊気 10ディスク上の読出し要求を受け付けると、次の動作を行う。

【0026】まず、中央処理装置1で走行するOSは主記憶装置3上に磁気ディスクからの読み込みデータを格納するためのデータエリア3Dを確保し、該データエリア3Dを初期化する。この操作は仮想記憶上で行われるため、仮想記憶上の論理アドレスを実記憶上の物理アドレスに対応付けるための副御データ(実体はアドレス変換表とページ管理表)も同時に主記憶装置3の格納エリア3c上に作られる。この後に、OSはチャネルプログラムを主記憶装置3の格納エリア3a上に作成する。

【0027】 語納エリア3 a上に作成されたチャネルプログラムは16パイトのヘッダ部と8パイトのチャネルコマンド語とがチェインされたものである。チャネルプログラムのヘッダ部は磁気ディスク装置6 a ~ 6 d を指定するチャネル番号を含み、チャネルコマンド語はコマンドとフラグとデータエリア3 b のアドレスとデータのカウントとを含む。

【①①28】ととで、コマンド列はセットファイルマスク、シークシリンダ、シークRPS、サーチID、リードデータという順番となる。また、データアドレスは仮想記憶上のアドレスである論理アドレスで示される。

【①①29】中央処理装置1と入出力処理装置4との間には主記憶装置3上に16バイトの通信領域が固定アドレスとして定義されている。中央処理装置1は上記の動作が完了すると、主記憶装置3上の通信領域にチャネルプログラムの先頭を示す論理アドレスと制御データの格納場所を示すアドレス情報とを書込む。その後に、中央処理装置1は起勤指示信号線102を活性化し、入出力処理装置4にチャネルプログラムの開始を指示する。

に加えた後に、指定された磁気ディスク に対して実行開始を待っているチャネル 在することを通知するため、「/〇イン 定義されている開始待ち信号線を活性化 【①032】配下に磁気ディスク装置6 された入出力制御装置5 a は関始待ち信 応答して、入出力処理装置4に対してチ ムの実行開始を指示するコードを送出す 装置4は当該コードを受信すると、磁気 a~6dを特定する装置番号1バイトと コマンド8パイトとの計9パイトを入出 に送出する。このとき、入出力処理装置 気ディスク装置6a~6dを待ち行列か ャネルプログラム実行中のステータス表 【0033】入出力制御装置5aは装置 コマンド語とを受け取ると、指示された 置6a~6dに対してチャネルコマンド 実行する。コマンドチェインがある場合 置5 a は次のチャネルコマンド語を入出 要求する。

【 0 0 3 4 】 入出力処理装置 4 は入出力 ちの要求に応じて次のチャネルコマンド 装置 5 a に送出する。入出力制御装置 5 装置 4 から受け取ったチャネルコマンド 行する。

【0035】仮に、チャネルコマンド語 (DMA)を指示していれば、入出力の と指示していれば、入出力の と出後にデータ転送の準備をする。 タエリア3 bのアドレスはチャネルコマント語に 3 の格納エリア3 cに格納理アドレスを主記憶装置3上の物理アドレスを主記憶装置3上の物理アドレスを主記憶装置3上の物理を は主記憶装置3をアクセスしながらり 3と入出力を 3と入出力を 3を 3と入出する 高速なアクセスが可能となるため、制限時間を越えることはない。

46 【0037】入出力制御装置5gは受け

(5)

特關平6-

ータバッファに4パイト蓄積されると、該データを主記 健装置3のデータエリア3 bに書込む。

【0039】入出力処理装置4は上述した動作をチャネ ルコマンド語で示されたカウント分続けようとする。入 出力処理装置4は主記憶装置3にカウント分のデータを **書込み終わるか、あるいは磁気ディスク上のデータが尽** きるかするとデータ転送を終了する。さらに、コマンド チェインが続いている場合、入出力制御装置5 a はチャ ネルコマンド語の取出を入出力処理装置すに要求する。 【0040】以上の動作を繰り返し実行し、コマンドチ 10 -ェインフラグが"()"のチャネルコマンド語の実行が終 わると、チャネルプログラムの実行はすべて終了する。 入出力制御装置 5 a はチャネルプログラムの実行を完了 すると、終了を告げるコード1パイトと装置番号1パイ トとステータス3パイトとを入出力処理装置4に送出す

【① ① 4.1】入出力処理装置4は入出力制御装置5.8か らの終了通知を受け取ると、ステータス3パイトを含む 終了報告メッセージを主記憶装置3上の通信領域に作成 し、終了割り込み信号線103を活性化して中央処理装。20 する信号線と該チャネルブログラムの実 置しに割り込みをかける。

【0042】中央処理装置1は入出力処理装置4からの 割り込みに応答して主記憶装置3上の通信領域から終了 報告メッセージを取り出し、該終了報告メッセージをO Sに報告する。OSはデータ読み込みを要求したユーザ プログラムに【/〇終了を通知する。以上の処理によっ て一連の入出方動作は完了し、ユーザプログラムが再開 される。

【 () () 4 3 】 入出力処理装置 4 は上述したチャネルプロ グラムを実行する間、主記憶装置3に頻繁にアクセスす る。しかし、主記健装置3と入出力処理装置4との間は 入出力処理装置4のクロック50mgに同期した高い性 能を有しているため、主記憶装置3に対するアクセスで 性能が低下することはない。

【0044】これに対して、入出力処理装置4が直接に 低速のメモリバス100につながって主記憶装置3をア クセスする場合には、メモリバス100の上限性能であ る4MB/S以上の性能を有する磁気ディスク装置6a ~6 dを接続することはできない。また、その場合には メモリバス100のアクセスタイムが大きいため、コマニ46 - 100 - メモリバス

【0045】このように、低速なメモリ して中央処理装置1に接続された主記憶 インタフェース 1()1 で入出力処理装置 出方処理装置4をメモリバス100以外 線102と終了割り込み信号線103と 1に接続することによって、中央処理額 置3に書込んだチャネルプログラムを入 で実行することで、メモリバス100の よりも高速な性能を有する入出力装置が 続可能となる。よって、OSをはじめと アに何等変更を加えることなく、低速・ サンステムにもメモリバスの性能を越え 装置を接続することが可能となる。

[0046]

【発明の効果】以上説明したように本発 央処理装置に低速な共通バスで接続され 入出力処理装置とを高速なインタフェー 央処理装置と入出力処理装置との間を主 んだチャネルブログラムの実行を入出力 饑装置と入出力装置との間のデータ転送 を中央処理装置に通知する信号線とで移 って、ソフトウェアに何等変更を加える。 ・安価なプロセッサシステムにもメモリ える高速な入出力装置を接続することが 果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す శ.

- 【図2】従来側の構成を示すプロック図 【符号の説明】
 - 1 中央処理装置
 - 2、3 主記憶装置
 - 3a チャネルプログラムの格納エリア
 - 3b データエリア
 - 3 c 制御データの格納エリア
 - 4 入出力処理結署
 - 5a~5c 入出力制御装置
 - 6 a ~ 6 d 磁気ディスク装置

(6) 特別平6-

